片间高速串行收发电路的低功耗技术研究
60801045
2008
F0118.电路与系统
张锋
青年科学基金项目
研究员
中国科学院计算技术研究所
18万元
时钟;串行收发电路;电平转换;均衡;功耗
2009-01-01到2011-12-31
- 中英文摘要
- 结题摘要
- 结题报告
- 项目成果
- 项目参与人
查看更多信息请先登录或注册
查看更多信息请先登录或注册
查看更多信息请先登录或注册
| 序号 | 标题 | 类型 | 作者 |
|---|---|---|---|
| 1 | A low latency transceiver macro with robust design technique for processor interface | 会议论文 | Chiang, Patrick|Zongren, Yang|Feng, Zhang|Weiwu, Hu|Yi, Yang| |
| 2 | A novel SST transmitter with mutually decoupled impedance self-calibration and equalization | 会议论文 | Zhang, Feng|Chen, Shuai|Yang, Liqiong|Jing, Hua|Gao, Zhuo| |
| 3 | Sinusoidal clock sampling for multigigahertz ADCs | 期刊论文 | Chiang, Patrick|Hu, Weiwu|Xia, Lingli|Zhang, Feng|Yang, Zongren|Bai, Rui|Wang, Jingguang| |
| 4 | 基于电感电容振荡器的电荷泵锁相环的设计 | 期刊论文 | 张锋|袁莉|周玉梅| |
| 5 | A 10Gb/s wire-line transceiver with half rate period calibration CDR | 会议论文 | Chiang, Patrick|Yu, Hang|Gao, Zhuo|Yang, Yi|Zhang, Feng| |
| 6 | The implementation and design methodology of a quad-core version Godson-3 microprocessor | 会议论文 | Liang Yang|Feng Zhang |Zhuo Gao|Baoxia Fan|Ru Wang | |
| 7 | A high speed low jitter LVDS output driver for serial links | 期刊论文 | Zhou, Yumei|Ju, Hao|Wu, Bin|Zhang, Feng|Lv, Junsheng|Zhao, Jianzhong|Jiang, Jianhua|Yuan, Li| |
| 8 | A Low-Power High-Swing Voltage-Mode Transmitter | 期刊论文 | Shi Xiaobing| Yang Liqiong| Li Hao|ZhongShiqiang|Chen Shuai|YangZongren| |
查看更多信息请先登录或注册
