数字信号处理VLSI实现的可测性设计研究
90407007
2004
F0402.集成电路设计
谢永乐
重大研究计划
教授
电子科技大学
25万元
硬件数字滤波器;低功耗设计;数字信号处理;可测性设计
2005-01-01到2007-12-31
- 中英文摘要
- 结题摘要
- 结题报告
- 项目成果
- 项目参与人
查看更多信息请先登录或注册
查看更多信息请先登录或注册
查看更多信息请先登录或注册
| 序号 | 标题 | 类型 | 作者 |
|---|---|---|---|
| 1 | 数字IP芯核的多特征比较内建自测 | 期刊论文 | 谢永乐; 王玉文; |
| 2 | 超大规模集成电路可测性设计技术 | 会议论文 | 杨平勇，谢永乐 |
| 3 | VLSI电路拓扑结构的描述及在可测 | 会议论文 | 林杨，钟丽，谢永乐 |
| 4 | Fault Diagnosis in Analog Circ | 期刊论文 | Xie Yongle（谢永乐）,Wang Chen |
| 5 | 使用重复播种和Golomb编码的二维 | 期刊论文 | 胡兵; ; 谢永乐; |
| 6 | 基于非线性电路频域核估计和神经 | 期刊论文 | |
| 7 | 模拟集成电路参数型故障定位方法 | 期刊论文 | 谢永乐 李西峰 |
| 8 | 减少SOC测试时间的测试结构配置 | 期刊论文 | |
| 9 | 数字逻辑设计及应用 | 专著 | 姜书艳，林水生 等 |
| 10 | 减少数字集成电路测试时间的扫描 | 期刊论文 | |
| 11 | 进位保留阵列乘法器的一种内建自 | 期刊论文 | |
| 12 | 基于交叉算法的神经网络模拟电路 | 期刊论文 | |
| 13 | IIR滤波器的测试及可测性设计 | 期刊论文 | |
| 14 | Path delay fault design-for-te | 会议论文 | Yang Decai, Chen Guangju, Xie |
| 15 | Low overhead design-for-testab | 期刊论文 | Yang Decai, Chen Guangju, Xie |
| 16 | 学习策略实现的条件和加法器通路 | 期刊论文 | |
| 17 | 模拟VLSI测试的小波滤波器组方法 | 期刊论文 | 谢永乐 |
| 18 | 基于SVIC编码的SOC测试数据压缩 | 期刊论文 | |
| 19 | FFT处理器的算术测试与可测性设 | 期刊论文 | 肖继学; ; 谢永乐; |
| 20 | Built-in self-test scheme for | 会议论文 | Yang Decai, Chen Guangju, Xie |
| 21 | Arithmetic test strategy for F | 会议论文 | Ji-Xue Xiao,Guang-Ju Chen, Yo |
| 22 | 基于加法生成器的低功耗测试 | 期刊论文 | 肖继学;; 谢永乐; |
| 23 | IP芯核测试响应的零混叠空间压缩 | 期刊论文 | 谢永乐; 孙秀斌; 王玉文; 胡兵; |
| 24 | 模拟集成电路参数型故障测试方法 | 期刊论文 | |
| 25 | .Functional Test with Single C | 会议论文 | Xie Yongle |
| 26 | VLSI流水化格型数字滤波器的内建 | 期刊论文 | |
| 27 | A research on IDDT test patter | 会议论文 | Jiang Shuyan,et al |
| 28 | 数字集成电路的混合模式内建自测 | 期刊论文 | 谢永乐; 孙秀斌; 王玉文; 胡兵; |
| 29 | 雷达故障诊断测试系统分层化建模 | 期刊论文 | 马敏; ; 谢永乐; |
| 30 | 模拟VLSI电路故障诊断的子带特征 | 期刊论文 | 谢永乐; 李西峰; |
| 31 | Feature evalution and extracti | 期刊论文 | Yuan Hauying,,Xie Yongle |
| 32 | 电子测量原理 | 专著 | 王厚军 古天祥 谢永乐 |
| 33 | VLSI中加法器的一种高效自测试设 | 期刊论文 | |
| 34 | 模拟VLSI电路故障诊断的相关分析 | 期刊论文 | |
| 35 | 故障诊断中基于神经网络的特征提 | 期刊论文 | |
| 36 | 基于变移霍夫曼编码的SOC测试数 | 期刊论文 | 胡兵; ; 谢永乐; |
| 37 | 系统芯片的可测性设计与测试 | 期刊论文 | 谢永乐; |
查看更多信息请先登录或注册
