基于深度学习的通用信道译码异构架构研究

61904101
2019
F0402.集成电路设计
曹姗
青年科学基金项目
副教授
上海大学
26万元
编解码芯片;无线通信;可重构设计;深度学习;神经网络
2020-01-01到2022-12-31
  • 中英文摘要
  • 结题摘要
  • 结题报告
  • 项目成果
  • 项目参与人
查看更多信息请先登录或注册
查看更多信息请先登录或注册
查看更多信息请先登录或注册
重置
序号 标题 类型 作者
1 SimuNN: A Pre-RTL Inference, Simulation and Evaluation Framework for Neural Networks 期刊论文 Shan Cao;Wei Deng;Zhenyi Bao;Chengbo Xue;Shugong Xu;Shunqing Zhang
2 A Real-Time Face Recognition System by Efficient Hardware-Software Co-Design on FPGA SoCs 会议论文 Hao Wang;Shan Cao;Shugong Xu
3 算法硬件协同设计的人脸识别加速器 期刊论文 王浩;曹姗;徐树公
4 基于神经网络权重数据分布特点的量化方法 专利 徐顺锋;曹姗;徐树公;张舜卿
5 基于不同数据类型传输的极化码BP译码单元 专利 郑虎;曹姗;林婷;张舜卿;徐树公
6 A Reconfigurable and Pipelined Architecture for Standard-Compatible LDPC and Polar Decoding 期刊论文 Cao Shan;Lin Ting;Zhang Shunqing;Xu Shugong;Zhang Chuan
7 A Semi-Folded Decoding Architecture for Flexible Codeword Length Configuration of Polar Codes 会议论文 Cao Shan;Jiang Limin;Lin Ting;Zhang Shunqing;Xu Shugong
8 An Unfolded Pipelined Polar Decoder with Hybrid Number Representations for Multi-User MIMO Systems 期刊论文 Shan Cao;Hu Zheng;Ting Lin;Shunqing Zhang;Shugong Xu
9 A Novel Blind Detection Method and FPGA Implementation for Energy-Efficient Sidelink Communications 会议论文 Zhang Chenhao;Hu Haiqin;Cao Shan;Jiang Zhiyuan
10 针对神经网络算法在集成电路上实现性能的评估系统 专利 邓巍;曹姗;鲍真逸;王浩;徐树公;张舜卿
11 基于ASIC与VGG16的图像分类加速方法及装置 专利 鲍真逸;曹姗;邓巍;惠兰清;徐树公;张舜卿
12 基于FPGA的数据高度复用的神经网络加速器 专利 惠兰清;曹姗;邓巍;徐树公;张舜卿
13 Hardware-Software Co-Design for Face Recognition on FPGA Socs 会议论文 Hao Wang;Shan Cao;Shugong Xu;Shunqing Zhang
14 高吞吐流水线型极化码BP译码器及其实现方法 专利 郑虎;曹姗;林婷;张舜卿;徐树公
查看更多信息请先登录或注册

相关项目

趋势报告

经验分享