面向万物互联的信息传输多信道协同均衡研究

61774006
2017
F0402.集成电路设计
盖伟新
面上项目
教授
北京大学
63万元
接口电路;收发器;预加重;锁相环;时钟数据恢复
2018-01-01到2021-12-31
  • 中英文摘要
  • 结题摘要
  • 结题报告
  • 项目成果
  • 项目参与人
查看更多信息请先登录或注册
查看更多信息请先登录或注册
查看更多信息请先登录或注册
重置
序号 标题 类型 作者
1 An 8-12GHz 0.92 degrees Phase Error Quadrature Clock Generator Based on Two-Stage Poly Phase Filter with Intermediate Point Compensation 会议论文 Xiang Xiao;Gai Weixin;Shi Linqi;He Ai;Sheng Kai
2 Pin-efficient 9-bit 8-wire 4-level synergetic-equalisation coding scheme for 216 Gb/s PAM4 transceiver 期刊论文 Shi Linqi;Gai Weixin;He Yandong
3 An 8.52-11.34 GHz 0.34 degrees Phase Error Quadrature Clock Generator with Time-Voltage-Time Convertor 会议论文 Shi Linqi;Gai Weixin;Zhi Xiaoting;Tang Liangxiao;Xiang Xiao
4 采样点优化的时钟数据恢复电路、方法、设备及存储介质 专利 盖伟新;向潇
5 一种判决反馈均衡器 专利 盖伟新;何蔼;李元梁
6 A Sub-ps Integrated-Jitter 10 GHz ADPLL with Fractional Capacitor 会议论文 Shi Linqi;Gai Weixin;Huang Jichao;Tang Liangxiao;Xiang Xiao
7 A 32Gb/s 133mW PAM-4 Transceiver with DFE Based on Adaptive Clock Phase and Threshold Voltage in 65nm CMOS 会议论文 Tang Liangxiao;Gai Weixin;Shi Linqi;Xiang Xiao;Sheng Kai;He Ai
8 A 10GHz Class-C Digitally-Controlled Oscillator with Fast Start-up Dynamic Biasing 会议论文 Pu Zhongzhu;Gai Weixin;Shi Linqi;He Ai;Feng Jianhua
9 A 2-bit 4-level 4-wire 56Gb/s transceiver in 14nm FinFET 会议论文 Sheng Kai;Shi Linqi;Gai Weixin;Hua Qianting;Lin Peng
10 一种编码以及解码方法、装置、设备及介质 专利 盖伟新;盛凯;石琳琦
11 40 Gbps 4-level pulse amplitude modulation closed-loop decision-feedback equaliser with high-speed comparator in 55 nm CMOS technology 期刊论文 He Ai;Gai Weixin;Tang Liangxiao
12 一种多路收发机结构 专利 盖伟新;华倩婷
13 Hardware-efficient slope-error algorithm based PAM4 baud rate CDR scheme for 40 Gb/s receiver 期刊论文 Shi Linqi;Gai Weixin;Tang Liangxiao;Xiang Xiao;He Ai
14 一种多相滤波电路 专利 盖伟新;向潇
15 振荡器电路及锁相环电路 专利 盖伟新;董彦池
查看更多信息请先登录或注册

相关项目

趋势报告

经验分享